DeepSeek China — Kembangkan Chip AI Inferensi Mandiri
Laboratorium riset kecerdasan buatan asal Tiongkok, DeepSeek, secara internal telah memulai inisiatif strategis untuk merancang dan mengembangkan chip kece
Laboratorium riset kecerdasan buatan asal Tiongkok, DeepSeek, secara internal telah memulai inisiatif strategis untuk merancang dan mengembangkan chip kecerdasan buatan (AI) proprietary. Berdasarkan bocoran yang beredar, fokus utama dari pengembangan silikon khusus ini bukanlah pada fase pelatihan (training) model fondasi berskala besar, melainkan secara spesifik dioptimalkan untuk kebutuhan inferensi. Langkah ini menandai pergeseran signifikan dalam rantai nilai infrastruktur AI, di mana perusahaan yang sebelumnya bergantung pada pemasok GPU pihak ketiga kini berupaya membangun arsitektur perangkat keras yang terintegrasi secara vertikal. DeepSeek, yang dikenal dengan model open-source-nya yang efisien, tampaknya ingin mereplikasi efisiensi arsitektural pada tataran silikon untuk menekan latensi dan biaya operasional serving model.
Arsitektur dan Spesifikasi Teknis Kunci
Bocoran yang dihimpun menunjukkan bahwa chip ini dirancang dengan paradigma inference-first. Dalam lanskap semikonduktor AI, terdapat dikotomi jelas antara chip training yang membutuhkan presisi komputasi tinggi (seperti FP32 atau TF32) dengan bandwidth memori masif, dan chip inferensi yang diprioritaskan pada throughput tinggi per watt serta latensi rendah pada presisi terkuantisasi (INT8 atau FP8). Desain DeepSeek dikabarkan mengadopsi arsitektur dataflow yang agresif. Alih-alih menggunakan GPU serba guna atau arsitektur systolic array konvensional, chip ini digosipkan menggunakan pendekatan komputasi sparse yang mampu melewati nol bobot secara nativ, sehingga mengurangi konsumsi daya secara drastis saat menjalankan model berskala 671 miliar parameter milik DeepSeek.
Analisis Komparatif: Chip Inferensi vs. Chip Pelatihan
Untuk memahami implikasi strategisnya, perlu dicermati perbedaan fundamental antara dua kelas prosesor AI ini. Tabel berikut merangkum kontras utama yang menjadi dasar desain chip DeepSeek.
| Parameter Teknis | Chip Pelatihan (Training) | Chip Inferensi (DeepSeek) |
|---|---|---|
| Presisi Dominan | FP32, BF16, TF32 | INT4, INT8, FP8 |
| Metrik Kinerja | FLOPS mentah, bandwidth interkoneksi | Tokens per detik per watt, latensi time-to-first-token |
| Konsumsi Memori | Kapasitas HBM masif (multi-TB/s bandwidth) | Optimalisasi cache SRAM, akselerator sparse |
| Skalabilitas | Klaster ribuan node via NVLink/InfiniBand | Inferensi terdistribusi ringan, latensi first token rendah |
Berdasarkan data komparatif tersebut, desain DeepSeek tidak berusaha menyaingi NVIDIA H100 atau B200 dalam hal FLOPS absolut. Sebaliknya, chip ini berfungsi sebagai akselerator spesifik-tugas (domain-specific accelerator). Sumber yang mengetahui proyek ini, sebagaimana dilansir dari bocoran awal yang dikutip The Information, menyatakan bahwa prioritas utama adalah memangkas biaya serving yang seringkali menjadi beban operasional terbesar dalam deployment model bahasa skala besar. "Ini bukan tentang membangun GPU tercepat di planet ini; ini tentang melayani miliaran query pengguna tanpa membakar margin," demikian petikan pernyataan dari seorang insinyur riset yang mengetahui proyek tersebut.
Dampak Bisnis dan Rantai Pasok
Inisiatif ini menempatkan DeepSeek dalam jajaran elite perusahaan AI yang mendesain silikon internal, sejajar dengan Google (TPU), Amazon (Trainium/Inferentia), dan Tesla (Dojo). Motivasi utamanya diduga kuat untuk mengurangi dependensi terhadap NVIDIA yang menguasai lebih dari 90% pasar akselerator AI. Dengan volume serving model open-source DeepSeek yang melonjak drastis secara global, biaya sewa GPU cloud telah menjadi pos pengeluaran yang eksponensial. Strategi membawa desain chip secara in-house, meskipun membutuhkan investasi desain fabrikasi yang signifikan (kemungkinan menggunakan proses node 7nm atau 6nm dari mitra fabrikasi yang terbatas akibat sanksi ekspor), akan menghasilkan unit ekonomi jangka panjang yang lebih superior melalui konsumsi daya yang diefisiensi dan optimalisasi stack perangkat lunak yang terkustomisasi. Target deadline tape-out chip ini diproyeksikan dalam rentang waktu 12 hingga 18 bulan ke depan, dengan skala produksi massal yang sangat bergantung pada ketersediaan kapasitas lanjutan dari mitra manufaktur.
Comments (0)